Apple M1 Ultra 芯片互连背后的技术

来源：科技全掌握

如今，构建高性能微处理器变得越来越棘手，成本也越来越高，这就是为什么开发人员必须选择复杂的封装技术以及针对性能要求高的应用程序的设计。苹果承认，要制造其 M1 Ultra 处理器，它必须将两个 M1 Max 系统级芯片融合在一起，但它没有说它必须使用台积电最先进的封装技术之一来制造 M1 Ultra。

幸运的是，非官方消息来源没有苹果那么神秘，并且能够挖掘出有关苹果 UltraFusion 处理器间互连的更多细节，该处理器提供 2.5 TB/s 的带宽。 有媒体报道称，Apple 的 M1 Ultra 处理器使用TSMC的CoWoS-S（带有硅中介层的芯片上晶圆基板）基于2.5D中介层的封装工艺来构建M1 Ultra。AMD、Nvidia和富士通等公司使用类似的技术来构建用于数据中心和高性能计算 (HPC) 的高性能处理器。

Apple 的 M1 Ultra 无疑是一个强大的设计。每个M1 Max SoC 的裸片尺寸为432mm²，因此M1Ultra使用的中介层必须超过860mm²。这是相当大的，但并非闻所未闻。AMD 和 Nvidia 使用更大的中介层，其计算 GPU 具有高带宽内存。

我们不知道如何称呼 M1 Ultra。从技术上讲，这是一个系统级芯片封装，或 SoC IP，但这可能有点拗口，所以我们现在称它为“处理器”。

但台积电的CoWoS-S并不是这家全球最大的半导体制造商在带宽密集型应用中的唯一选择。一些专家推测，苹果可能会选择台积电的InFO_LSI技术进行超高带宽小芯片集成。与 CoWoS-S不同，InFO_LSI使用局部硅互连而不是大型且昂贵的中介层。英特尔的嵌入式芯片互连桥(EMIB) 使用相同的概念。

请记住，Apple 展示了带有大型 I/O 焊盘的 M1 Max die shot，类似于旨在连接到中间芯片的本地互连，因此许多人认为Apple 使用了 InFO_LSI 也就不足为奇了。

但苹果可能坚持使用可能更昂贵的 CoWoS-S 是有原因的。台积电的 InFO_LSI 于 2020 年 8月正式推出，原定于 2021 年 Q1 完成认证。与此同时，Apple 的 M1 Max 将于2021 年 Q2 或 Q3 进入量产，因此苹果可能根本没有足够的时间实现 InFO_LSI。或者它决定不冒险并坚持使用各种公司广泛使用的知名技术。

DigiTimes披露的另一 件事是，Unimicron Technology现在是苹果唯一的ABF基板供应商，因为它是唯一一家能够提供苹果需要的质量和数量的公司。无论如何，虽然我们现在知道 Apple 使用什么封装技术来实现其 UltraFusion 互连，但我们仍然不知道它的时钟、总线宽度、功率等，所以请继续关注。