芯片烧钱有多快？那些你不知道的芯片故事

“说出来你们可能不信，

我之前的公司就是被流片失败搞垮的。”

流片是芯片批量生产前的试生产。每款芯片在流片前，都有一群智慧的大脑怀着期待又担心的复杂心情，默默祈祷流片成功。

毕竟流片是一道对于工程师设计芯片、Foundry加工芯片的重要检验程序。如果问题不大还可以重新投片，如果是大问题就只能是废片了...业内这样的案例也不是不存在。

其实，并不是所有芯片的流片成本都是“千万级乃至上亿”的。更多的是取决于半导体工艺，也就是芯片制程。最便宜的ASIC流片成本需要几十万一次，但随着半导体工艺的升级，芯片设计和流片费用都要呈指数级增长。

180nm的流片成本大概是50W元，55nm的成本在200W元，16nm成本就飙升到了3000W - 5000W元，到了7nm最低也要过亿。（粗略估算，不考虑MPW or Full mask）

流片失败，有可能是设计出现了问题，没有验证出来，也有可能是布局布线出现了问题，更有可能是制造或者封测环节出现了问题。今天我们就来盘一下那些导致流片失败的故事和原因。

01一般集成人员会收集两个tag，一个是前端功能验证的tag，一个是给后端的tag，最后时刻集成人员是有责任去检查两个tag的文件需要一模一样。前端验证在最后时刻发现了一个bug，修复上传到验证tag后，集成人员并没有更新到后端tag，结果这个bug就这样跟随去了流片。

来自：面向对象编程的芯

02

foundry没有把IP merge进去。赶上过年，上传完文件，又修改，重新上传。原来跑IP merge脚本的哥们休假过年去了，接手的这位跑完没check report。生产结束了，foundry告知“不好意思啊，这个IP没merge进去…”

来自：鸿鹤

这就属于沟通类的问题了，前端设计人员改了设计，后来部分环节没及时跟进导致的问题出现。这就是我们之前反复强调沟通重要性的原因。

下面就是比悲伤更悲伤的故事。

03

某实验室的视频编解码芯片。

片子回来之后上板子测试，上电后什么信号都测不到，时钟和复位也都没反应。所有人把从代码、版图、PCB都查了一遍，还是毫无所获。某一天，师弟用万用表随便测了芯片的管脚发现VDD和GND是反的，然后我们把所有的电源管脚都测了一遍，之后怀疑是封装有问题。最后我们把芯片缷下来，把新的芯片旋转90度焊上去，一切正常！

来自：Yufeng Bai

04

片子第一次回来是性能bug，改了下访存，变成了功能bug，连续load出错，只能说验证和设计都出了问题。

来自：匿名

05模拟电路那边出现了某种bug，导致高速IO传输的时候，有一个关键信号不稳定，chip没有办法稳定工作，筛片难度也很大，良率低。

来自：龚黎明

接下来还有几个比较离谱的。

06

第一次流MMIC LNA时，没有放晶体管，好在投片前被前辈检查出来了。然后“放晶体管”

就成了组内一条Check list。

来自：Woo 兔儿

07

一次后端sta验证，一个高温的corner没做，结果芯片只能在0度才能正常工作。最后公司只能借了个冷库，在冷库里调试，所有人员都得披个大棉袄。

来自：王再兴

08

公司连芯片都没见到。wafer生产出来，要放在车子上推着走。一次，一个哥们看反正就几米的路，于是捧在手里走了两步，结果就霉运爆棚，绊倒，wafer盒子掉地上了。Wafer，卒。这还是某巨头家的真实事件。

来自：鸿鹤

芯片是集成度和复杂度都极其高的科技产物，任何一个环节的任何一个小失误都有可能导致芯片流片失败。

对于企业来说，流片失败意味着时间成本和资金都损失惨重，且下次流片结果依然未知。更严重的是延误产品上市时间，这在快速多变的市场中就是对企业最致命的打击了。每一次流片失败的时间代价和金钱代价都是巨大的，工艺制程越先进，流片的成本就越大。所以说公司被流片失败搞垮也并不是开玩笑。

所以芯片工程师就非常重要了，尤其是芯片设计端的工程师们，肩负芯片功能、性能、面积、功耗等责任，做的是技术活，亦是良心活。

ICer构建核心竞争力，唯有不断积累技术、精进技术。